使用Cadence IC617进行放大器版图设计，
包括原理图绘制，前仿，版图绘制，Calibre的DRC、LVS等规则检查，后仿，参数提取
未完待续，，，
原理图绘制
新建Cell
打开CadenceIC617，进入Library Manager，选中自己创建的库，
点击File–>New–>Cell View
弹出New File窗口，设置Cell为amp，Type选schematic
点击OK，进入Shematic Editor界面
绘制schematic
绘制原理图如下：
各元件参数设置如下：
上面2个PMOS参数（smic18ee中的p18e2r）
中间2个NMOS参数（smic18ee中的n18e2r）
下面2个NMOS参数（smic18ee中的n18e2r）
六个Pin
VDD，GND
输入：idc，vip，vin
输出：vout
生成Symbol
点击菜单栏Create–>Cellview–>From Cellview
弹出Cellview From Cellview窗口
设置Cell Name，点击OK
弹出Symbol Generation Options窗口，设置上下左右的Pin，这里将GND改到Bottom栏
点击OK，进入Symbol Editor界面
修改Symbol如下
shfit+X检查并保存
前仿
绘制仿真原理图
进入Library Manager，选中自己创建的库，
点击File–>New–>Cell View
弹出New File窗口，设置Cell为amp_ade，Type选schematic
点击OK，进入Shematic Editor界面
绘制仿真原理图如下
各元件参数如下
vdc
vsin
ideal_balun
vdc
idc
AMP
cap
vdd
gnd
6个Label：idc，vip，vin，vout，vdd！，gnd！
ADE仿真
点击菜单栏Launch–>ADE L进入ADE L界面
Analyze设置
点击菜单栏Analyze–>Choose，分别设置三种状态下的参数并Apply
tran设置
dc设置
ac设置
Variables设置
点击菜单栏Variables–>Copy From Cellview
Variables栏中出现V0，V1，分别设置其值Value为100m，1.2
Outputs设置
点击菜单栏中Outputs–>To Be Ploted–>Select On Design
在原理图中单击选择vin，vip，vout
开始仿真
设置完毕如下，点击绿色按钮开始仿真
出现Visualization & Analysis XL界面
对图进行分析
版图绘制
版图绘制准备
打开绘制的放大器原理图，点击菜单栏Launch–>Layout XL
弹出Startup Option窗口，点击OK
弹出New File窗口，设置Cell为amp，Type为layout，点击OK
进入Layout Suite XL界面
首先从原理图生成对应的版图，点击Connectivity–>Generate–>All From Source
弹出Generate Layout窗口，Generate下取消勾选PR Boundary
I/O Pins下Layer设置为M1，点击Apply
Pin Label 中勾选Create Label As ，勾选Label，
点击Options，设置Height为0.5，Layer Name为M1 TXT，点击OK
点击OK，Layout界面出现版图轮廓
shfit+F显示所有图层
调整版图
修改版图属性
选中上面6个版图，Q键进入Edit Instance Properties界面
点击Instance（6），全部选中，点击Parameter修改属性如下，
修改完，点击Apply或OK，版图发生变化
依次选中中间、下面6个版图，设置属性修改如下
合并版图
合并左上角三个版图，可以观察到两两相邻的都是S/VDD，可以合并
A键对其操作，先选中一点标记，再选中与其相邻对称的一点，即对齐合并
合并后如下
依次合并其他版图如下
版图布局
E键Grid Controls栏设置格点步进值
K键测量距离，从纵轴向左右分别引出1um
M键移动上面两块版图使之右侧（左侧）分别对齐1um刻度线，A键将上边都对齐x轴
K键从左上角的版图下边引出1.5um刻度线，移动其下面的版图使之上边与刻度线对齐
A键然后上下垂直对齐，左右水平对齐
最后调整版图布局如下
shfit+K可以消除所有刻度线
连接版图
点击菜单栏Connectivity–>Incomplete Nets–>Show/Hide All，显示飞线
根据飞线连接版图如下
连线在M1和M2层，过孔属性为
保存版图
Calibre规则检查
DRC检查
点击菜单栏Calibre–>Run nmDRC，出现弹窗
选择之前保存的对应工艺库的runset file，点击OK
点击Run DRC进行DRC检查
观察错误信息，第一项是V1与M1层之间的规则冲突
后面都是密度相关的错误，忽略。
回到Layout界面解决相应的错误
再次Run DRC，第一项消失，其余的密度相关错误忽略即可。
LVS检查
Layout界面菜单栏点击Calibre–>Run nmLVS
选择之前保存的对应工艺库的runset file，点击OK
点击Run LVS
笑脸表示LVS检查无错误
