基于IC617的反相器版图设计学习(三)Layout绘制

发表于 | 分类于 | 热度 ℃
使用Cadence IC617进行反相器Layout绘制

使用Cadence IC617进行反相器Layout绘制，包括版图绘制，使用Calibre对版图进行DRC，LVS等规则检查

打开原理图文件，进入Layout界面

打开IC617，进入Library Manager界面，点击inv，

点击Schematic进入Schematic Editor界面

点击Launch–>Layout XL

image-20200623002101230

弹窗Startup Option，Layout里选择Create New，Configuration里选择Automatic

image-20200623002251180

点击OK，弹窗New File，Type选择layout

image-20200623002407303

点击OK，进入Layout Suite XL Editing界面

image-20200623002536092

Layout绘制

版图绘制准备

首先从原理图生成对应的版图，点击Connectivity–>Generate–>All From Source

image-20200623002846196

进入Generate Layout界面，进行相关的设置

Generate下取消勾选PR Boundary

image-20200623003049218

I/O Pins下可改变绘制的版图图层，这里默认，勾选Create Label As Label，并点击Options进行相关设置

I/O Pins下可改变绘制的版图图层，这里Layer修改为M1，点击Apply，

勾选Create Label As Label，并点击Options进行相关设置，

修改Height为0.5，LayerName为M1 TXT，点击OK

image-20200623003434519

点击OK，Layout界面生成的与原理图对应的版图

image-20200623003604775

shfit+f，可以看到完整图层的版图

image-20200623003646843

点击Connectivity–>Incomplete Nets–>Show Hide All，显示与原理图连线对应的飞线

image-20200623003925325

image-20200623003948610

调整版图属性

选中要修改的版图部分，Q键弹出属性修改窗口，进行修改，修改结束后点击Apply或OK

image-20200623162930900

image-20200623163529341

版图布局

E键弹出版图绘制界面设置，可以先调小界面点格步进值，点击OK结束

image-20200623163929027

M键移动各部分至合适的位置，

滚轮缩放视图，

shfit+滚轮左右移动视图，ctrl+滚轮上下移动视图

K键放置长度标尺

image-20200623164537454

A键进行对齐，先选中要被对齐的边

image-20200623165153348

再选择要对齐的边，发现PMOS和NMOS栅极已经对齐

image-20200623165321416

image-20200623165457412

调整4个Pin的位置

image-20200623170224136

根据飞线连接版图

P键自动延伸，R键画矩形，C键复制，S键延伸，shfit+M合并

image-20200623172049673

调整图层，选中按Q键编辑

添加过孔，O键，编辑过孔属性，单击放置过孔

image-20200623173015506

image-20200623173227173

绘制完成，点击保存

Calibre检查

DRC检查

点击Layout界面菜单栏Calibre–>Run nmDRC

image-20200623173627723

弹窗DRC窗口，如果之前未保存过DRC文件，直接关掉Load Runset File

image-20200623173807422

image-20200623174018445

点击Rules进行设置

image-20200623174111886

点击 … 选择所用工艺库的DRC规则文件，这里选择p2mt6，点击OK，结束设置

image-20200623174317140

点击Run DRC按钮，出现弹窗，点击Overwrite

image-20200623174516279

等待DRC规则检查，检查完成出现3个窗口，

RVE窗口显示的是检查到的规则错误，

有时候无错误可能是未显示，点击漏斗图标选择Show Unresolved即可

image-20200623174645488

点击每一个错误，下方会显示错误的原因

选中右键点击Highlight可以在Layout界面高亮显示错误的区域

image-20200623175352896

image-20200623175541468

这里第一个ONO_8是说明所有的GT层必须被包含在ONO层里，在Layout界面可以看到是PMOS与NMOS栅极之间的连线处于GT层且未被ONO层包含

其余错误都是密度相关的错误，这是由于版图器件太少，不用修改，无视即可。

回到Layout界面，进行对应的修改，这里右栏图层栏里选中ONO层，R键画矩形

image-20200623175921519

点击保存，回到DRC窗口，点击Run DRC重新检查

image-20200623180028790

有时会弹出Error窗口，关掉重新点击Run DRC

image-20200623180116328

检查完成，RVE窗口中可以看到ONO_8错误已消失，剩下的都是密度相关的错误

image-20200623180345539

到这里DRC检查完成，退出DRC之前可以保存drc设置，以便下次drc检查复现

点击File–>Save Runset

image-20200623180527023

选择文件路径名称，点击OK

image-20200623180822630

下次复现DRC时，进入DRC界面，（点击File–>Load Runset），

在Load Runset File窗口选择之前保存的drc设置文件，点击OK即可

image-20200623181056826

关闭DRC界面，下面进行LVS检查

LVS检查

Layout界面点击Calibre–>Run nmLVS

image-20200623173627723

进入LVS界面，

如果之前没有保存过本工艺库的LVS设置文件，出现Load Runset File窗口直接叉掉

image-20200623181448115

image-20200623181638951

点击inputs下的Netlist，勾选Export from schematic viewer

image-20200623181756969

点击Rules，设置所用工艺库对应的LVS规则文件

image-20200623181910897

点击OK，点击Run LVS开始检查

image-20200623181938174

（出现弹窗全部选覆盖）

检查完成，X表示存在错误，笑脸表示通过

这里显示port数量不一致

image-20200623182124517

回到Layout界面修改，修改完后重新点击Run LVS

检查发现在从原理图导入时设置Pin和Label处于GT层和Dummy层，后面layout中改成M1层和M1TXT层，所以LVS检查时Pin和Label对应不上

多次修改无效，于是重新从原理图导入，Pin和Label设置成M1层和M1TXT层，重新绘制版图

再次检查LVS，通过

image-20200623192957829

到这里LVS检查完成，退出LVS之前可以保存lvs设置，以便下次lvs检查复现

点击File–>Save Runset

image-20200623193224200

设置路径名称，点击OK保存

image-20200623193318186

下次复现LVS时，进入LVS界面，（点击File–>Load Runset），

在Load Runset File窗口选择之前保存的lvs设置文件，点击OK即可

image-20200623193450522

关闭LVS界面

Calibre检查结束

--------------------------本文结束 感谢您的阅读--------------------------
坚持原创技术分享，您的支持将鼓励我继续创作！